Журнал Фундаментальные исследования 1812-7339 Общество с ограниченной ответственностью "Издательский Дом "Академия Естествознания" ART-39566 РАЗРАБОТКА АППАРАТНОГО БУФЕРНОГО УСТРОЙСТВА ПАМЯТИ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ Мартышкин А.И. Martyshkin A.I. Alexey314@yandex.ru ФГБОУ ВПО «Пензенский государственный технологический университет» Penza State Technological University 01 12 2015 12 485 489 This is an open-access article distributed under the terms of the CC BY 4.0 license. https://fundamental-research.ru/ru/article/view?id=39566

Работа посвящена решению проблемы «узких мест» многопроцессорных систем – конфликтам за доступ процессоров к общей шине. Предлагается внести в подсистему «процессор ? память» некий блок – аппаратное буферное устройство памяти, предназначенное для быстрого доступа к памяти многопроцессорной системы с интерфейсом «общая шина». Буфер реализован на регистровой памяти и состоит из двух частей, одна из которых отвечает за запись данных, вторая – за чтение. В ходе работы создан VHDL-файл описания функционирования устройства, проведено моделирование работы в программе ISE Web Pack. Разработанный модуль является кроссплатформенным и может быть реализован на различных ПЛИС. Благодаря применению данного блока частично удается решить проблему «узкого места» многопроцессорной системы с интерфейсом «общая шина». В результате использования описанного устройства увеличится пропускная способность подсистемы «процессор ? память» и, соответственно, производительность многопроцессорной системы в целом.

The work is devoted to the solution of bottlenecks of multiprocessor systems – conflicts for the access of processors to a shared bus. It is proposed to make to the subsystem «processor-memory» a block – hardware buffer memory device designed for fast memory access multiprocessor system interface bus. The buffer is implemented on register-based memory and consists of two parts, one of which is responsible for recording data, the second for reading. During work the created VHDL file describing the functioning of the device, the simulation in ISE Web Pack. The module is cross-platform and can be implemented on various FPGAs. Through the use of this block are partially able to solve the problem of «bottlenecks» multiprocessor system bus. As a result of using the described devices to increase throughput of the subsystem «processor-memory», and, accordingly, the performance of multiprocessor systems in General.

 многопроцессорная система аппаратное буферное устройство расщепление транзакций общая память ассоциативная память временные диаграммы буфер записи буфер чтения multiprocessor system hardware buffer device splitting transactions shared memory associative memory timing diagram write buffer read buffer

1. Бикташев Р.А. Князьков В.С. Многопроцессорные системы. Архитектура, топология, анализ производительности: учеб. пособие. – Пенза: Изд-во Пенз. гос. ун-та, 2004. – 107 с.

2. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. – СПб.: БХВ-Петербург, 2003. – 576 с. ISBN: 5-94157-189-5.

3. Таненбаум Э., Бос Х. Современные операционные системы. – СПб.: Питер, 2015. – 1120 с. ISBN: 978-5-496-01395-6.

4. Хамахер К., Вранешич З., Заки С. Организация ЭВМ: пер. с англ. О. Здир. – 5-е изд. – СПб.: Питер; Киев: Издательская группа BHV, 2003. – 848 с. ISBN: 5-8046-0162-8, 966-552-122-5.

5. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем: учебник для вузов. – 2-е изд. – СПб.: Питер, 2011. – 688 с. ISBN: 978-5-49807-862-5.

6. АМВА Specification. Rev 2.0. – ARM Limited, 1999