В статье рассмотрен подход к решению проблемы повышения интеграции блоков памяти с помощью применения мемристоров, которые занимают меньшую площадь, чем запоминающие ячейки на основе транзисторов, имеют достаточно высокое быстродействие, а также энергонезависимы (при отключении питания мемристор сохраняет свое состояние проводимости). Для моделирования ячейки памяти в системе автоматизированного проектирования (САПР) Cadence была разработана схемотехническая модель мемристора. На ее основе разработана ячейка памяти, состоящая из трех основных составляющих частей: ячейка памяти, схема записи и схема считывания. Проанализированы преимущества данной схемной реализации (в 20–25 раз меньшая площадь по сравнению с ячейками памяти на транзисторах), а также возможность разработки табличных преобразователей для функциональных блоков программируемых логических интегральных схем (ПЛИC) на их основе.

This article describes an approach to the problem of improving the integration of memory blocks by applying the memristor, which occupies less storage space than the cell-based transistors have high enough speed, as well as nonvolatile (at power memristor retains its state of conductivity). To model the memory cells in computer-aided design (CAD) Cadence schematic model was developed memristor. On its basis the memory cell, consisting of three main component parts: memory, the circuit diagram of the recording and reading. The advantages of the circuit realization of (20–25 times less area compared to the transistor memory cells), as well as developing a spreadsheet converter for function blocks of field programmable gate array (FPGA) based on them.