Предложен метод синтеза топологической структуры блоков энергонезависимой памяти на базе мемристоров в виде регулярных многослойных пересечений проводников. Метод позволяет значительно увеличить степень интеграции мемристорных запоминающих устройств при одних и тех же топологических нормах за счет наращивания числа мемристорных слоев. Физическое расположение мемристоров отображается в трехмерное пространство логических адресов таким образом, что обеспечивается индивидуальный доступ к каждому элементу памяти. Предложена организация адресного пространства блока памяти на основе слоистых мемристорных матриц. Сокращение числа слоев металлизации и адресных проводников матрицы по сравнению с аналогичным подходом составляет порядка 37 %. Разработанная гибридная топологическая архитектура может быть использована при создании высокоинтегрированных программируемых логических интегральных схем с низким энергопотреблением.

The method of synthesis of the topological structure of blocks of non-volatile memory based on memristors in regular multi-intersections of conductors. The method can significantly increase the level of integration memristornyh storage at the same topological rules by increasing the number of layers memristornyh. The physical location of memristors displayed in three-dimensional space of logical addresses in a way that provides individual access to each element of the memory. Proposed organization of the address space of the memory block based on layered memristornyh matrices. Reducing the number of metallization layers and target conductors matrix compared to the approach of the order of 37 %. The hybrid topology architecture can be used to create highly integrated programmable logic integrated circuits with low power consumption.